

# SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent Number:

JP3256365

Publication date:

1991-11-15

Inventor(s):

**ITOGA TAKASHI** 

Applicant(s)::

SHARP CORP

Requested Patent:

JP3256365

Application Number: JP19900054243 19900306

Priority Number(s):

IPC Classification:

H01L29/784

EC Classification:

Equivalents:

# **Abstract**

PURPOSE:To arrange that the inclination of an electron energy band in the depth direction directly under a gate insulating film becomes gentle and that a channel current flows even in a deep part of a silicon film whose influence by scattering is small by a method wherein a patterned conductive film of AI or the like and an insulating film are formed sequentially on a transparent glass substrate and the silicon film is formed on the insulating film to form a transistor.

CONSTITUTION: A P-type polysilicon film 4 doped with boron is formed directly above an Al film 2 via a first insulating film 3 by an SiO2 film which has been arranged and installed on the whole surface of a transparent glass substrate 1 including the Al film 2 which has been arranged and installed in an element formation region S of the substrate 1. A gate electrode 5 of polysilicon doped with phosphorus at about 1020cm-3 which can form a channel on the p-type polysilicon film by applying a voltage is formed, via a gate insulating film 47, on a part directly above the central part of the silicon film. An Al interconnection part 6 reaching both end parts of the polysilicon film 4 is formed by passing a second insulating film 7 as an interlayer insulating film which has been arranged and installed, so as to cover the gate electrode, on the whole surface of the first insulating film 3 including the p-type polysilicon film 4.

Data supplied from the esp@cenet database - 12

69日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平3-256365

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)11月15日

H 01 L 29/784

9056-5F H 01 L 29/78 311 X

審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称 半導体装置およびその製造方法

> 爾 平2-54243 2044

22出 顧 平2(1990)3月6日

明者 糸 賀 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

の出 質用 人 シヤーブ株式会社 大阪府大阪市阿倍野区長池町22番22号

10代理人 弁理士 野河 信太郎

## 1. 発明の名称

半導体装置およびその製造方法

# 2. 特許請求の証明

1. 透明ガラス基板と、その透明ガラス基板上 の素子形成領域に配設された導電膜と、その導電 膜を含む透明ガラス基板全面に配設された第1絶 被載と、その第1絶被載を介して導電膜の直上に 形成された実質的に毒質のシリコン膜と、そのシ リコン裏の中央部底上にゲート絶縁裏を介して配 投され、電圧の印加によってシリコン裏上にチャ ネル部を形成しうるゲート電極と、シリコン膜を さむ第1絶縁襲上の全面にゲート電極を覆うよう に配設された第2絶縁鎖と、その第2絶縁膜を貫 進してシリコン膜の両端部に至る配線部とからな る半導体装置。

2. 透明ガラス基板上の煮子形成領域に所定パ ターンの導電膜を形成し、その導電膜を含む透明 ガラス岳安全面に第1絶縁襲を形成し、その第1 絶縁載を介して導電膜の直上に所定パターンのシ

リコン膜を形成し、そのシリコン膜の中央部直上 にゲート絶機機を介して所定パターンのゲート電 循を形成し、その後シリコン膜を含む第1絶縁痕 上全面にゲート電腦を覆うように第2絶縁襲を形 成し、シリコン葉の両着部に至る配線部を第2絶 縁襲を貫通して形成した半導体装置の製造方法。

# 3. 発明の詳細な説明

### (イ) 産業上の利用分野

本発明は半導体装置およびその製造方法に関し、 更に詳しくは半導体装置を製造する分野で利用さ れるガラス基板等の絶縁体基板上に半導体層であ る多結晶シリコン薄膜を配設してなる薄膜トラン ジスタおよびその形成方法に関するものである。

## (ロ)従来の技術

従来より石英やガラス基板等の非晶質基板上に アモルファス岩しくは多結晶等の非単結晶シリコ ン薄膜を形成した後、炉アニール等を行って多結 黒または大粧晶位径のシリコン膵臓を作製する技 裄が提案されている。

このシリコン薄膜から形成した薄膜トランジス



タは、液晶ディスプレイを動作する上で高度な生 能が要求され、盛んに研究されている。

従来、第3回に示すNチャネルMOSFET(T FT)のように、透明ガラス基板21上に直接シ リコン膜22が配設された構造のものが提案され ている。

なお、23はシリコン戦22の上面側(上方) にゲート絶縁戦26を介して配設された10<sup>17</sup> ca<sup>-18</sup>程度の不純物をドープしたポリシリコンのゲート電極であり、24は層間絶縁戦25を賞通し てシリコン戦22に至るメタル配線部である。

この構造のものでは、シリコン賞 2 2 をその瞑 厚を1000人程度に輝く形成すると、数1000人程度 の厚さの時に比べて電界効果移動度(以下、移動 度という)が上昇し、性能がよい薄膜トランジス タが得られることが知られている。これはシリコ ン質 2 2 を輝く形成するとゲート絶縁賞 2 6 直下 の電子のエネルギーパンドの勾配が緩やかになり、 チャネルがシリコン賞 2 2 の張い処まで形成され るために電荷の表面数乱が少なくなるためだとい われている(日程マイクロデバイス1988年3月号。 80.33 P.35~37)。

第5図は第3図の構造を有するパチャネルMOSFETのゲート絶縁膜直下の深さ方向の電子のエネルギーを示す図であり、チャネルが形成されている場合を示している。第5図からエネルギーパンドEc. Ea, Evの傾きが急峻であることが分かる。そのため、チャネルを流れる電荷は表面教私の影響を受け易い。

さらに移動度を上昇させるために、シリコン順の下面側(下方)にもゲート電極を形成したMO SFETの構造を第4図に示す。

すなわち、第4図において、薄額トランジスタ Tは、例えば、非単結晶のシリコン膜32の上・ 下両面側にそれぞれ上ゲート電低33、下ゲート 電低34を形成し、それによって上ゲート電低3 3の直下の振ま方向の電子のエネルギーパンドの 勾配を緩やかにし、薄額トランジスタの電子の高 移動度化をおこなうようにしたものである。

(ハ) 発明が解決しようとする課題

しかしこの方法で得られる薄積トランジスタエは、特に低温プロセスの場合には、シリコン膜32の上面のゲート絶縁膜37のみならず下面のゲート絶縁膜37と同様に前処理、彼処理を施して絶縁膜37と同様に前処理、彼処理を施して絶縁膜36の級密化や界面単位密度の制御を行わればならないのに加えて下ゲート電腦34上の平坦化をおこなうためのプロセスが非常に領難になる。

# (二)無理を解決するための手級を50作用

この発明は、透明ガラス基板と、その透明ガラス基板上の素子形成領域に配設された専電膜と、その導電膜を含む透明ガラス基板全面に配設された第1 絶縁膜を介して専電膜のシリコン膜の中央部直上にゲート絶縁膜を介して配設された実質的に海域で、シリコン膜の中央部直上にゲート絶縁膜と、で配設された第2 絶縁膜と、その第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁膜と、この第2 絶縁

からなる半導体装置が提供される。

すなわち、この発明は、シ導度のあって の発明は、シ導体 変量であっず 変量であっず 変量であっず 変量であっず 変量である 事態 のでは のでは

このために、例えば、石英等の透明ガラス基板 上に非単結晶シリコン臓を形成して薄膜トランジ スタのMOSFETを作った時、高い電界効果移動度が 得られ、トランジスタの性能向上を図ることがで ある。

すなわち、この発明は、石英等の適明ガラス基 板上方にシリコン薄膜を形成し、そのシリコン薄 膜にトランジスタを作成して半導体装置を形成す る際に、シリコン膜の下に、薄い第1絶縁膜を介 してパターニングした導電膜を形成することによ りシリコン膜下面のシリコン膜側の深さ方向の電 子エネルギーパンドがベンディングを起こし、適 切なゲート電圧の印加によりチャネルが形成され

この発明におけるシリコン裏の材料としては、 非単結晶や多結晶どちらのシリコンを用いても良 く、その際の不能物ドープのための材料は、公知 のp型、n型不能物が用いられ、そのドープ量は、 1013~1017ca-3が好ましい。

この免明において、実質的に薄膜のシリコン膜 とは、順厚が0.01~0.3μmの薄膜のものを意味し、 それによって電子の移動度を上昇させうる。

このシリコン膜は、LPCVD(減圧化学気相 成長)法やPlassa CVD法等の公知の方法を用いて 第1絶縁襲上に膵臓形成できる。

また、上紀第 L 絶縁観及び専電観も公知技術を 用いて形成できる。

この発明におけるゲート絶縁察および第2絶縁 載としてはSiO。頼めるいはSisN。鎮等が好ましいものとして挙げられる。

この発明におけるゲート電極としては、例えば、 機を L O \*\*ca-\*\*ドープしたポリシリコンや A L & . るいはT L 等の準電性材料を用いるのが好ましい。 また、W S L を用いても良い。 た時にゲート絶縁裏直下の戻さ方向の電子のエネ ルギーパンドの傾きが緩やかになることによって チャネルがシリコン裏中の深いところまで形成さ れ、高い移動度を育するNOSFETを形成することが できる。

この発明における透明ガラス基板としては、石 英やアルミノ陰酸ガラス(Al \*O \* - SiO \* -R\*O:Rは1個のアルカリ)あるいはホウケイ 酸ガラス(B\*O\* - SiO\* - R\*O:Rは1個の アルカリ)が好ましいものとして挙げられる。

この発明における郷電膜としては、A 1 やTi あるいはW等の金製菓、W S 1 等の合金菓、さら にはポリシリコンやゲルマニウム等の非金属の郷 電性裏が好ましいものとして挙げられる。そして、 菓厚は0.2~1.0μmが好ましく、0.5μmがより好ま しい。

この発明における第1 絶縁裏としては、SiO。 載あるいはSi\*N\*裏等が好ましいものとして挙 げられる。その襲撃は、 $0.05 \sim 1.0 \mu m$ が好ましく、  $0.1 \mu m$  かより好ましい。

## (水)実施例

以下図に示す実施例に基づいてこの発明を群述 する。なお、これによってこの発明は限定を受け るものではない。

第1図において、NチャネルMOSFETは、石英の 透明ガラス基板(以下単に基板という)1と、そ の基板上の素子形成領域Sに配設されたA1膜2 と、そのA1歳を含む基板しの全面に配設された SIOュ裏の第1絶縁膜3と、その第1絶縁膜を 介してAI膜2の直上に形成された、厚さ2000人 の薄簾で、ホウ素(B)が101°cm-3程度ドープさ れたり型ポリシリコン膜4と、そのシリコン膜の 中央部直上にゲート絶縁膜47を介して配設され、 電圧の印加によってp型ポリシリコン製上にチャ ネルを形成しうる10°°cm・\*程度の橋をドープし たポリシリコンのゲート電艦5と、p型ポリシリ コン属4を含む第1絶縁膜3上の全面にゲート電 毎5を覆うように記録された無関絶最高としての 第2絶縁膜7と、その第2絶縁膜を貫進してポリ シリコン膜4の両端部に至るAlの配幕部6とか

(

ら主としてなる。

このように、本実施例では、石英の基板上にシリコン裏による薄膜トランジスタを形成する際に、シリコン裏の下面に絶縁膜を介してパターニングしたAIのメタル層を形成したものであり、以下その製造方法について説明する。

**5.** 

第2回は第1回の構造を有するNチャネルNOSF ETのゲート絶縁裏直下の深さ方向の電子エネルギ ーパンドを示す図であり、チャネルが形成されて いる場合を示している。

第2回において、8はゲート絶縁度47中の電子のエネルギーパンドを示し、9はp型ポリシリコン裏4中の電子のエネルギーパンド、10はp型ポリシリコン裏下面の第1絶縁裏3中の電子のエネルギーパンド、11は第1絶縁裏3下面のA1歳2中の電子のエネルギーパンドをそれぞれ示す。また、12はチャネル部の電子である。

一方、第5回は第3回の構造を有するNチャネルMOSPETのゲート絶縁裏直下の深さ方向の電子のエネルギーを示す回で、第2回同様チャネルが形成されている場合を示している。

第2回から、第5回に示す従来例のポリシリコン 実22中の電子エネルギーパンドにおける等エ ネルギー線に比較して、p型ポリシリコン 裏4中 のチャネル電下の源さ方向の電子のエネルギーパ

ンドにおける等エネルギー様の方が、傾きが緩やかであることが分かる。それによって、チャネルを流れる電荷は表面飲乱の影響を受け難く、チャネル電流が、飲乱の影響が少ないp型ポリシリコン裏4の深い処でも流れるようにでき、高い移動度を有するHOSFETを提供できる。

すなわち、従来例では、ゲート電信5にポリッリコンを用い、素子部のポリッリコン裏が厚さ200人、NA=10<sup>10</sup>cm<sup>-8</sup>程度のp型半導体であるNチャネルNOSPETの場合、ゲート電信5に十分な不純物を入れても、ゲート絶縁衰直下の空芝居の厚さは1500~2000人程度であるが、第1回に示す本実施例のように、第1絶縁鏡を介してp型ポリシリコン蔵4下層にA1膜2を形成した場合、空芝屋の厚さは確実に素子部Sのp型ポリシリコン蔵下面にまで達し、チャネルが形成される深さが深くなり、それによって特動度の上昇が図れる。

このように本実施例では、石実の基板1上にポ リシリコン薄痕4を形成し、そのシリコン薄膜上 にゲート電低5を配数して薄膜トランジスタを形 成する海膜トランジスタにおいて、基板!上にA 「のメタル膜2を形成する工程と、該メタル膜2 にSIO。の第1 絶縁膜3を形成する工程と、故 第1 絶縁膜上にシリコン薄膜4を形成する工程と、故 具備し、リコン薄膜4を形成する工程と、故 これによってポリシリコン膜4を根膜3 に形成する事により、チャネル直下の一部である。 ポリシリコン膜4の深い処までチャネル 延び、チャネルを流れる電荷の表面の飲品の影響 を受けになり、ポリシの深い処まで を受けになり、ポリション質4の深い を受けによってかできる。

## (へ) 発明の効果

以上のようにこの発明によれば、石英等の透明 ガラス基板上にシリコン薄膜を形成し、そのシリ コン薄膜上にゲート電極を配設して薄膜トランジ スタを形成してなる半導体装置において、透明ガ ラス基板上にA1等のパターニングされた零電膜 及び絶縁膜を順次形成し、その絶縁膜上にシリコ

特開平3~256365**(5)** 

ン値を形成してトランジスタを形成する事により、 ゲート絶縁戦直下の深さ方向の電子エネルギーパ ンドの勾配を緩やかにでき、チャネル電流が、散 乱の影響が少ないシリコン臓の深い処でも流れる ようにしてNOSFETの電界効果移動度を上昇できる 効果がある。

# 4.図面の簡単な説明

第1回はこの発明の一実施例を示す機成説明図、 第2回は上記実施例におけるゲート絶縁裏直下の 深さ方向のエネルギーバンド園、第3,4回は従 来例を示す構成説明図、第5回は第3回で示す従 来例のエネルギーバンド図である。

1……石英の遺明ガラス基板、

2 ······ A 1 旗 ( 專電順 ) 、

3 ······S i O z裝 (第1 艳楸蕻)、

4 …… p 型ポリシリコン膜、

5……ゲート電極、6……配線部、


7 ······ S i O'a膜 (第 2 艳華順)、

4.7……ゲート絶縁膜。

代理人 弁理士 野河 信太




#### 第 1 数



25 24 23 22 21 26

第 2 図



第5図

